清華大學團隊作品「具後段製程相容性之3D異質整合2T eDRAM：應用於邏輯內記憶體之高效能快取架構」不僅縮小晶片面積，也降低功耗、提高整體整合密度。