



## D9-014

**作品名稱** 74.8mW 8×8多輸入多輸出軟性解調偵測晶片  
A 74.8mW Soft-Output Detector IC for 8×8 Spatial-Multiplexing MIMO Communications

**隊伍名稱** 搭搭 DaDa

**隊長** 廖椿豪 台灣大學 電子工程學研究所

**隊員** 陳季昀 台灣大學 電子工程學研究所

### 作品摘要

本作品提出一高天線數、軟性輸出、可重置式多輸入多輸出偵測器之晶片設計。多項重要的特色(Key feature)：

- 採用新式高效能球面解碼演算法
- 支援8x8 64QAM高天線數高調變系統
- 支援Soft-output以及Candidate list輸出
- 可重置式設計，支援多種天線數及調變數系統，共21種模式
- 相較於其他已發表晶片，功率消耗最低

在演算法階段，本團隊提出” Modified best-first with fast decent, MBF-FD演算法”，大幅提升搜尋效能。我們亦提出多項新式硬體架構，如” Pipelined quad-deap”、” Tabular enumeration”等大幅增加硬體效能。並採用許多電路設計技巧，如Wallace tree、Booth Encoding、Gated clock來達到低功率、高速、低複雜度的晶片設計。本晶片是目前已發表的多輸入多輸出偵測器晶片中，唯一可以支援8x8 64QAM高天線數高調變系統之晶片。本晶片相容於Soft-input error correcting codes及Iterative decoding，並能支援2x2, 3x3, …8x8所有天線，QPSK~ 64QAM等所有組合。本晶片於CIC T13L-97B梯次下線，並實際利用機台量測，最高操作時脈可達198MHz，輸出率可達296.6Mbps。跟其他已發表之MIMO球面解碼晶片相比較，本晶片之消耗功率也最低，效能相當優異。



## 指導教授

### 闕志達 台灣大學 電子工程學研究所


- 於1986年及1989年赴美獲得加州理工大學(the California Institute of Technology, Pasadena, California)碩士及博士學位。從1989年起，闕教授任教於台灣大學電機工程學系至今；其中2004年到2007期間內，同時擔任台灣大學電子工程學研究所所長。
- 闕教授分別曾於2000年及2003年於瑞士蘇黎世理工大學(ETH Zurich Switzerland)及紐約州立大學(State University of New York at Stony Brook)擔任拜訪學者。
- 專長領域：數位基頻通訊IC設計，及生醫訊號處理等。



## Abstract

In this work, VLSI implementation of a configurable, soft-output MIMO detector is presented. The proposed IC can support up to  $8 \times 8$  64QAM spatial multiplexing MIMO communications, which surpasses all reported MIMO detector ICs in antenna number and modulation order. Moreover, this chip provides configurable antenna number from  $2 \times 2$  up to  $8 \times 8$  and modulation order from QPSK to 64QAM. Its outputs include bit-wise log likelihood ratios (LLRs) and a candidate list, making it compatible with powerful soft-input decoders and iterative decoders. The MIMO detector adopts a novel sphere decoding algorithm with high decoding efficiency and better error rate performance, called modified best first with fast descent (MBF-FD). Moreover, a low-power pipelined quad-DEAP circuit for efficient node pool management and several circuit techniques are implemented in this chip.

When this IC is configured as  $4 \times 4$  64 QAM and  $8 \times 8$  64QAM soft-output MIMO detectors, it achieves average throughputs of 297Mbps and 207.1Mbps with only 58.2mW and 74.8mW respective power consumption and negligible performance degradation.



Chip photo of the MIMO detector